Tiêu chuẩn ngành TCN68-171:1998

TIÊU CHUẨN NGÀNH

TCN 68-171:1998

ĐỒNG HỒ CHỦ TRONG MẠNG ĐỒNG BỘ – YÊU CẦU KỸ THUẬT

MÃ SỐ: TCN 68-171:1998.

MỤC LỤC

LỜI NÓI ĐẦU

Quyết định của Tổng cục trưởng Tổng cục Bưu điện

1. Phạm vi áp dụng

2. Định nghĩa và thuật ngữ

2.1. Định nghĩa, thuật ngữ

2.2. Các từ viết tắt

3. Yêu cầu kỹ thuật

3.1. Độ chính xác tần số

3.2. Phát sinh nhiễu

3.2.1. Trôi pha

3.2.2. Rung pha

3.3. Gián đoạn pha

3.4. Suy giảm chất lượng của đồng hồ chủ

3.5. Giao diện

TÀI LIỆU THAM KHẢO

 

LỜI NÓI ĐẦU

Tiêu chuẩn TCN 68-171:1998 được xây dựng trên cơ sở các khuyến nghị của Liên minh Viễn thông quốc tế trong lĩnh vực đồng bộ.

Tiêu chuẩn TCN 68-171:1998 do Viện Khoa học Kỹ thuật Bưu điện biên soạn, Vụ Khoa học Công nghệ – Hợp tác quốc tế đề nghị và được Tổng cục Bưu điện ban hành theo quyết định số 609/1998/QĐ-TCBĐ ngày 29 tháng 9 năm 1998.

Vụ Khoa học công nghệ – Hợp tác Quốc tế

 

TIÊU CHUẨN NGÀNH

TCN 68-171:1998

Đồng hồ chủ trong mạng đồng bộ – Yêu cầu kỹ thuật

Timing characteristics of primary reference clock – Technical Requirement

1. Phạm vi áp dụng

Tiêu chuẩn này quy định các yêu cầu tối thiểu cho đồng hồ chủ để cấp tín hiệu đồng bộ cho mạng số.

Các yêu cầu này áp dụng trong điều kiện môi trường bình thường của thiết bị số.

2. Định nghĩa và thuật ngữ

2.1. Định nghĩa, thuật ngữ

2.1.1. Đồng hồ chủ -A. Primary Reference Clock – PRC

Là thiết bị cung cấp tín hiệu thời gian chuẩn cho mạng viễn thông quốc gia. Đồng hồ chủ được xem là đồng hồ có chất lượng cao nhất trên mạng.

2.1.2. Rung pha – A. Jitter

Là những biến đổi trong thời gian ngắn của tín hiệu số so với chuẩn thời gian. Biến đổi ngắn hạn là những biến đổi có tần số lớn hơn hoặc bằng 10 Hz.

2.1.3. Trôi pha – A. Wander

Là những biến đổi trong thời gian dài của tín hiệu số so với chuẩn thời gian. Biến đổi dài hạn là những biến đổi có tần số nhỏ hơn 10Hz.

2.2. Các từ viết tắt

MTIE	Maximum Time Interval Error Sai số về thời gian lớn nhất giữa tín hiệu và tín hiệu lý tưởng trong khoảng thời gian quan sát
NE	Network Element Phần tử mạng
PLL	Phase Locked Loop Vòng khóa pha
PRC	Primary Reference Clock Đồng hồ chủ
SDH	Synchronous Digital Hierarchy Phân cấp đồng bộ số
SSMB	Synchronization Status Message Byte Byte thông báo trạng thái đồng bộ
STM	Synchronous Transport Module Khối chuyển tải đồng bộ
TDEV	Time Deviation Chênh lệch thời gian trung bình trong thời gian quan sát so với giá trị chuẩn
UI	Unit Interval Khoảng đơn vị

3. Yêu cầu kỹ thuật

3.1. Độ chính xác tần số.

Ở điều kiện hoạt động bình thường, với thời gian quan sát lớn hơn 7 ngày, sai số tần số lớn nhất cho phép là 10^-11

3.2. Phát sinh nhiễu.

Nhiễu phát sinh của đồng hồ chủ được thể hiện là tổng nhiễu pha tạo ra tại đầu ra. Khả năng của đồng hồ để giới hạn nhiễu này được thể hiện ở độ ổn định tần số của nó. MTIE và TDEV thể hiện cho đặc điểm của nhiễu phát sinh.

MTIE và TDEV được đo thông qua bộ lọc thông thấp bậc một có độ rộng băng tần 10 Hz, tại thời gian lấy mẫu là 1/30 giây. Chu kỳ đo nhỏ nhất với TDEV là 12 lần chu kỳ tổ hợp (T = 12 ). Có thể sử dụng độ rộng băng tần và thời gian lấy mẫu khác để đo với thời gian quan sát lớn hơn.

3.2.1. Trôi pha

Trôi pha thể hiện trong MTIE, với cấu hình đo theo hình 3 phải có giá trị trong giới hạn sau:

MTIE:                  với        0,1s < ≤ 1000s

                                    với                    > 1000s

Kết quả theo đồ thị trong hình 1.

Hình 1 – MTIE là hàm của chu kỳ quan sát

Trôi pha thể hiện trong TDEV, với cấu hình đo theo hình 3 phải có giá trị trong giới hạn sau:

TDEV:	3 ns	với	0,1 s <  ≤ 100s
	0,03 ns	với	100 s <  ≤ 1000 s
	30 ns	với	1000 s <  ≤ 10 000 s

Kết quả theo đồ thị trong hình 2.

Hình 2 – TDEV là hàm của chu kỳ quan sát

Đặc tính đồng hồ chế độ chạy tự do
trong phòng thí nghiệm

FS (Frequency Standard): Tần số chuẩn

CUT (Clock Under Test): Tần số cần kiểm tra

Hình 3 – Cấu hình đo

3.2.2. Rung pha

Chỉ tiêu rung pha được quy định riêng cho các tốc độ giao diện khác nhau. Các chỉ tiêu được để dưới dạng UIpp, với UI tương ứng với tốc độ bit của giao diện.

Rung pha thật sự tại đầu ra giao diện 2048 kHz và 2048 kbit/s, được đo với thời gian lớn hơn 60 giây thông qua mạch lọc thông dải đơn cực với tần số biên là 20 Hz và 100 kHz, không được vượt quá 0,05 UIpp, với UI = 488 ns.

3.3. Gián đoạn pha

Gián đoạn pha tại đầu ra của đồng hồ chủ không được vượt quá 1/8 UI, với UI = 488 ns.

3.4. Suy giảm chất lượng của đồng hồ chủ

Nếu sử dụng quá tải và tần số đồng hồ thay đổi quá giá trị danh định phải được phát hiện và tải phải được chuyển tới bộ dao động tốt. Việc chuyển mạch này phải được hoàn tất trước khi MTIE hoặc TDEV vượt quá chỉ tiêu.

3.5. Giao diện

Đầu ra của đồng hồ chủ có thể là:

– Giao diện 2048 kbit/s tuân theo điều khoản 3.1/TCN 68-172:1998 với các yêu cầu về rung pha và trôi pha như quy định trong tiêu chuẩn này.

– Giao diện 2048 kHz tuân theo điều khoản 3.2/TCN 68-172:1998 với các yêu cầu về rung pha và trôi pha như quy định trong tiêu chuẩn này.

 

TÀI LIỆU THAM KHẢO

[1]	CCITT Recommendation G.703 (1991), Physicall electrical characteristics of hierarchical digital interfaces.
[2]	ITU-T Recommendation G.783 (1997), Characteristics of Synchronous Digital Hierarchy (SDH) equipment functional blocks.
[3]	ITU-T Recommendation G.810 (1996), Definitions and terminology for synchronization networks.
[4]	CCITT Recommendation G.812 (1988), Timing requirements at the outputs of slave clocks suitable for plesiochronous operation of international digital links.
[5]	CCITT Recommendation G.822 (1988), Controlled slip rate objectives on an international digital connection.
[6]	ITU-T Recommendation G.823 (1993), The control of jitter and wander within digital networks which are based on the 2048 kbit/s hierarchy.
[7]	ITU-T Recommendation G.824 (1993), The control of jitter and wander within digital networks which are based on the 1544 kbit/s hierarchy.
[8]	ITU-T Recommendation G.825 (1993), The control of jitter and wander within digital networks which are based on the Synchronous Digital Hierarchy (SDH).